摘要 本文对张应变的Si基外延Ge上NiGe薄膜的热稳定性以及NiGe与外延Ge接触的电学特性进行了研究。通过四探针等测试结果，表明张应变外延Ge上NiGe薄膜的热稳定性比N型c-Ge上NiGe薄膜的热稳定性提高了100oC，可能的原因是NiGe薄膜与张应变的外延Ge之间的晶格失配较小，NiGe薄膜所受到的应力较小。I-V测试结果表明NiGe与外延Ge接触反向漏电流较大，器件整流比较小，势垒高度比NiGe/c-Ge的势垒高度小。因此，要使NiGe更好的应用于外延Ge基的肖特基势垒源漏的MOSFET中，还需要进一步提高外延Ge质量。
关键词 Si基外延Ge 肖特基势垒 MOSFET NiGe薄膜 热稳定性
一、引言
Si基CMOS器件的等比例缩小已接近其物理极限，器件性能的进一步提高，可以通过改进器件结构和采用高迁移率材料来实现。其中，Ge材料由于一下等优势，引起了人们较为广泛的研究：1）与Si基技术相兼容，2）其电子迁移率和空穴迁移率分别是Si材料的2倍和4倍，3）与Si材料相比，Ge基器件制作工艺所需的温度较低。Ge基CMOS器件栅氧层可采用高-k的HfO2和ZrO2，基本解决了Ge材料没有稳定的自然氧化物的缺点，并取得了较好的实验结果[1-3]。另外，随着器件尺寸的不断缩小，传统的高掺杂源漏工艺已逐渐被肖特基势垒源漏工艺所替代。肖特基势垒源漏由于具有较低的串联电阻，与沟道材料形成金半突变结，不需要高温激活工艺等特点[4]，已较广泛的应用于Si基CMOS工艺中。在Ge基CMOS工艺中，Ti-，Co-，Pt-，Ni-等锗化物受到了广泛研究，其中，NiGe因其具有低的形成温度，低电阻率且电阻率不会随尺寸变化而变化，没有桥连现象等优势，在尺寸小于100nm的器件中得到较为广泛的应用。
近年来，Si基Ge外延技术不断发展，外延得到的Ge材料的位错密度不断减小，表面粗糙度也不断减低。从成本问题考虑，外延Ge材料比体Ge材料更有优势。另外，通过选取外延，可以在Si衬底上同时集成Si基和Ge基器件，更适合做Si基片上系统（SOC）。因此，外延Ge基器件的研究也逐渐引起人们的重视。目前，外延Ge基器件的研究主要集中在光电探测方面，CMOS器件的研究还比较少[5-7]。[5]在外延Ge材料上成功的做出了Ge基PMOS，但其源漏区仍然是采用传统的高掺杂源漏结构，随着器件尺寸的缩小，这种源漏结构将逐渐被肖特基势垒源漏结构所替代。在体-Ge基的肖特基势垒源漏MOSFET中，金属锗化物，尤其是NiGe材料受到了较高的重视。因此，本文对外延Ge材料上NiGe薄膜的形成及其热稳定性，以及NiGe与外延Ge接触的电学特性等方面进行了研究，为以后在外延Ge上制备肖特基势垒源漏的MOSFET做准备。
二、外延Ge材料的生长
本文实验中所采用的外延Ge材料是通过超高真空化学气相沉积系统（UHVCVD）生长的。首先，Si（100）衬底标准清洗后传入生长室，1000oC下脱氧1min，去除表面氧化物。生长时，先在350oC下生长一层低温Ge作为缓冲层，然后在630oC下生长高温Ge，之后再生长3个周期的Si0.13Ge0.87/Ge超晶格，SiGe/Ge超晶格主要起到压制位错的作用，最后在630oC下生长8小时的高温Ge，高温Ge厚度约为1微米。
图1为外延Ge的TEM截面图，从图上可以看到，外延生长的各层界面比较平整，位错大部分被限制在SiGe/Ge超晶格之下，最上层的外延Ge中位错较少。通过AFM测试，扫描范围为1微米×1微米时测得外延Ge的表面粗糙度为0.24nm。采用腐蚀位错坑的办法，测得的外延Ge的位错密度为1×106。对外延Ge进行了双晶XRD，Ge(400)峰的半高宽较小，表明外延Ge材料的晶向单一，质量较好。另外，从外延Ge(400)峰位于体Ge(400)峰位的偏移程度上，得到外延Ge受到0.125%的张应变。
.png)
图1. 外延Ge的TEM截面图
三、NiGe薄膜的制备
NiGe薄膜在外延Ge衬底上的制备方法与在体Ge衬底上的制备方法相同。首先，用HCl和HF对外延Ge表面进行清洗，然后在外延Ge上溅射厚度为20nm的Ni薄膜，溅射时，一部分外延Ge片用带有直径850um圆孔的掩膜版遮盖，这样溅射后的外延Ge表面带有直径为850um圆形图形的Ni薄膜，图形样品用于电学测试；没有图形掩膜版遮盖的样品用于NiGe薄膜热稳定性实验。然后对样品进行N2环境下快速热退火（RTP）60s形成镍锗化合物，退火温度范围为300oC-800oC。 NiGex薄膜的方块电阻用四探针法进行测试,相变和表面形貌分别用多晶XRD和SEM测试。带有图形的样品背面溅射300nmAl作为背电极，进行I-V测试。另外，为了便于比较，c-Ge（100）衬底上的NiGe薄膜也用相同的方法进行制备。
四、结果与分析
4.1 外延Ge上的NiGe薄膜的热稳定性
.png)
图2. Ni和外延Ge退火形成的NiGe薄膜的方块电阻与Ni和n-Ge退火形成NiGe薄膜方块电阻的比较
图2是 Ni/epi-Ge退火后形成的NiGe薄膜的方块电阻与退火温度的关系图，为了便于比较，图中同时给出了Ni/c-Ge退火后的方块电阻随退火温度的变化。从图2中可以看出， Ni/c-Ge样品在400oC退火形成的NiGe薄膜的方块电阻值已经达到最小值，这说明400oC退火后Ni与Ge已完全反应生成低阻NiGe相。Ni/epi-Ge样品在400oC退火后方块电阻值与Ni/c-Ge样品的方块电阻值大小相当，从XRD测试结果证明了400oC退火后样品生成的是NiGe相，并且在我们的实验温度范围内，没有观察到相变，这与文献报道结果一致[8]。在400oC到700oC这个温度范围内，NiGe薄膜的方块电阻值基本不变。用方块电阻值乘上NiGe薄膜的厚度（～45nm），得到NiGe薄膜电阻率约为19 μΩ.cm，与文献报道的Ni与n型c-Ge退火形成的NiGe薄膜电阻率（17-24 μΩ.cm）相吻合[9]。当退火温度提高到750oC时，方块电阻开始急剧增大。而Ni/c-Ge样品在650oC退火后方块电阻就开始增大了，这说明Ni/epi-Ge结构的热稳定性Ni/c-Ge结构的热稳定性提高了100oC。
众所周知，NiGe薄膜在高温退火后方块电阻升高是由薄膜的团聚引起的。通过SEM对薄膜表面形貌进行观察后，我们发现，650oC退火后的Ni/c-Ge样品表面具有比较严重的团聚现象，薄膜连续性变差。而Ni/epi-Ge在700oC退火后的表面仍然比较平整连续，750oC退火后薄膜的团聚现象比较明显。从薄膜表面形貌上的观察，也能看出Ni/epi-Ge样品的热稳定性比Ni/c-Ge样品的热稳定性提高了100oC。
由于薄膜团聚的主要原因是薄膜在高温下受到了较大的应力，因此，我们分析Ni/epi-Ge结构热稳定性提高的原因可能是由于NiGe薄膜与张应变的Ge衬底之间的晶格失配较小，所以NiGe薄膜所受的应力较小，热稳定性得到了一定的提高。
4.2 NiGe与外延Ge接触的电学特性
.png)
图3. Ni与外延Ge以及Ni与n-Ge 400oC退火后的测试的I-V曲线
我们对400oC退火后Ni/epi-Ge样品以及Ni/n型c-Ge样品在进行了I-V测试，如图3所示。从I-V曲线上可以看出，NiGe/epi-Ge结构与NiGe/n-Ge结构都具有一定的整流特性，但是前者的整流比较小。首先比较两条曲线的正向电流，NiGe/epi-Ge结构的正向电流比NiGe/n-Ge的正向电流小，这主要是由于外延Ge生长过程中，没有人为的进行掺杂，所以外延Ge衬底的电阻较高，导致串联电阻较大。NiGe/epi-Ge结构的反向电流比NiGe/n-Ge结构的反向电流大，造成这种现象的主要原因是外延Ge衬底的位错密度比体Ge的大，导致复合电流大，反向时的漏电流较大。
热电子发射理论给出的肖特基结构的I-V关系如下：，，其中Js为饱和电流密度，A为接触面积，A*为理查森常数，n为理想因子，Rs为串联电阻，Φ为肖特基势垒高度。通过以上公式，我们对测得的I-V曲线进行拟合，可以得到NiGe/epi-Ge和NiGe/n-Ge结构的肖特基势垒高度，理想因子和串联电阻，如表1所示。拟合结果表明NiGe/epi-Ge的肖特基势垒比NiGe/n-Ge结构的肖特基势垒小，NiGe/epi-Ge结构的串联电阻也比较大，拟合结果与上述分析相一致。
综上所述，要将NiGe薄膜应用与外延Ge基MOSFET器件中，生长外延Ge时要进行适当掺杂，以降低串联电阻，减小功耗；更重要的是要进一步提高Si基外延Ge的质量，降低位错密度，进而可以减小漏电流，提高器件整流比。
.png)
五、结论
本文对Si基外延Ge上NiGe薄膜的热稳定性以及NiGe与外延Ge接触电学特性进行了研究。结果表明张应变的外延Ge上NiGe薄膜的热稳定性比体Ge上NiGe的热稳定性提高了100oC，造成这个现象的原因可能是张应变的Ge衬底与NiGe薄膜之间的晶格失配较小，使得NiGe薄膜受到较小的应力作用，提高了热稳定性。通过对NiGe/epi-Ge样品进行I-V测试，表明NiGe/epi-Ge结构的反向漏电流比NiGe/c-Ge结构的反向漏电流大，这导致了NiGe/epi-Ge结构的整流比较小，因此我们通过热电子发射模型提取的势垒高度比NiGe/c-Ge结构的小。这主要是因为Si基Ge外延层中的缺陷密度较大，复合电流增大。因此，要使肖特基源漏应用与外延Ge基的MOSFET中，还需要进一步提高外延Ge的质量。
参考文献
[1]N.Wu, Q.C.Zhang, C.X.Zhu, C.C.Yeo, S.J.Whang, D.S.H.Chan, M.F.Li, B.J.Cho, A.Chin, D.L.Kwong, “Effect of surface NH3 anneal on the physical and electrical properties of HfO2 films on Ge substrate”, Appl. Phys. Lett., Vol.84, 2004, pp.3741-3743.
[2]H.Kim, C.O.Chui, K.C.Saraswat, P.C.Mclntyre, “Local epitaxial growth of ZrO2 on Ge (100) substrates by atomic layer epitaxy”, Appl. Phys.Lett., Vol.83, 2003, pp.2647-2649.
[3]C.O.Chui, H.Kim, P.C.Mclntyre, K.C.Saraswat, “A germanium NMOSFET process integrating metal gate and improved hi-κ dielectrics”, Electron Devices Meeting, 2003.
[4]T. Nishimura, S. Sakata, K.?Nagashio,?K. Kita,? A. Toriumi, “Low Temperature Phosphorus Activation in Germanium through Nickel Germanidation for Shallow n+/p Junction”, Applied Physics Express, Volume 2, Issue 2, pp. 021202 (2009).
[5]A. Nayfeh, C. O. Chui, T. Yonehara, and K. C. Saraswat, “Fabrication of High-Quality p-MOSFET in Ge Grown Hetero epitaxially on Si”, IEEE Electron Device Letters, Vol. 26, No. 5, 2005.
[6]H. Y. Yu, M. Ishibashi, J. H. Park, M. Kobayashi, K. C. Saraswat, “p-Channel Ge MOSFET by Selectively Heteroepitaxially Grown Ge on Si”, IEEE Electron Device Letters, Vol. 30, No. 6, 2009.
[7]M. Kobayashi, T. Irisawa, B. M. -K?pe, K. Saraswat, H.S. Philip Wong, Y. Nishi, “ Uniaxial Stress Engineering forHigh-Performance Ge NMOSFETs” IEEE Transactions on Electron Devices, Vol. 57, No. 5, 2010.
[8]S. Zhu and A. Nakajima, “Annealing Temperature Dependence on Nickel–Germanium Solid-State Reaction Japanese Journal of Applied Physics”, Vol. 44, No. 24, pp. L753-L755, 2005.
[9]J. Spann, R. Anderson, T. Thornton, G. Harris, S. Thomas, and C. Tracy, “Characterization of Nickel Germanide Thin Films for Use as Contacts to p-Channel Germanium MOSFETs,” IEEE Electron Device Letter, vol. 26, no. 3, pp. 151-153, Mar. 2005.、
基金项目：2017年福建省中青年教师教育科研项目（科技类） JAT170811
作者简介：汤梦饶（1986）女，汉族，籍贯山东，副教授，博士，厦门工学院，研究方向为微电子学与固体电子学。