符立军
（贵州航天控制技术有限公司设计研究所，贵州贵阳 550009）
摘要：为了满足对高速数据传输的要求，设计了一种DSP（TMS320C6655含有高速SRIO口和485通讯口）+FPGA+光模块电路架构，利用FPGA的内部资源，作为DSP与外部陀螺和加表交互的桥梁，在DSP与加表、陀螺中开辟相应的数据池，实现多处理器间的异步数据通信。该方法工程实现简单，达到了实际工程应用状态，在多处理器架构方面，提升了电路资源、处理能力及可靠性。通过系统试验，验证了系统软硬件设计的正确性高的应用推广价值。
关键词：FPGA；DSP；SRIO；485
1、前言
在目前电子系统设计中，信息处理电路多采用DSP+FPGA架构。其中DSP作为电路的核心单元，负责数据处理和算法实现，FPGA作为外围数字电路接口，如RS422串口通信控制、SPI通信控制等。DSP的缺点是并行处理能力差，FPGA的缺点是信息处理、逻辑分析、决策判断等智能方面存在不足。因此，在电路设计过程中，根据设计需求灵活选择不同的电路架构。
本文以某捷联惯导中导航计算机电路设计为背景，电路架构由DSP+FPGA升级为DSP+FPGA+光模块架构。其中DSP为TI公司的C6655[1]，FPGA为ACTEL公司的A3P1000[2]，光模块为贵州航天电器有限公司的JM032L-2M8103500-T5YCL150 [3]。
2、某捷联惯导原理样机阶段DSP+FPGA架构设计
导航计算机电路采用了DSP+FPGA架构，如图1所示。DSP主要功能为导航算法计算，FPGA主要功能为外围电路接口,与外部的通讯仅仅为422接口，不满足对高速数据传输的要求。
图1 导航计算机电路原理框图
为了解决高速数据传输的问题，采用TMS320C6655（含有高速SRIO通讯口）+FPGA+光模块的设计方案，与总体接口实现方式保持一致。该方法可以解决上述问题，但是，由于引入了含有高速SRIO通讯口的TMS320C6655和光模块，需要研究多处理器电路设计，实现DSP、FPGA、光模块协调、稳定、可靠的工作。
3、DSP+FPGA+光模块的多处理器系统架构设计
信息处理电路采用DSP+FPGA+光模块技术架构，DSP作为数据运算处理与控制中心，负责惯测前端自检、惯测数据补偿计算、与外部通信控制及指令处理等功能，FPGA负责读取陀螺仪、加速度计数据并进行预处理，以及对外通讯的同步RS-485逻辑控制与接口管理，光模块负责通过SRIO与外部装置通讯，组成架构图如图2所示。
图2 多处理器系统架构框图
TMS320C6655数字信号处理器是属于TI公司一款浮点DSP控制器，其主要特性如下：
1)1GHz或1.25GHz C66X定点/浮点，1.25GHz时，定点运算速度为40GMAC/内核，针对浮点@1.25GHz的20GFLOP/内核；
2)存储器：每内核32K字节一级程序（L1P）内存，每核32K字节一级数据（L1D）内存，
每核1024K字节本地L2；
3)多核共享存储器控制器（MSMC）：1024KB MSM SRAM内存，MSM SRAM与DDR3_EMIF的内存保护单元；
4)多核导航器：带有队列管理器的8192个多用途硬件队列，基于包的DMA支持零开销传输；
5)硬件加速器：两个Viterbi协处理器，一个Turbo协处理器译码器；
6)外设：4个SRIO2.1通道，每通道支持1.25/2.5/3.125/5G波特率运行；32位DDR3接口；16位EMIF；两个UART接口；I2C接口；32个GPIO引脚；SPI接口。
TMS320C6655支持4个SRIO2.1通道，每通道支持1.25/2.5/3.125/5G波特率。根据要求，选用1路速率1.25Gbps的SRIO接口连接到光电模块，光电模块通过光纤与外部装置进行通讯，本模块的SRIO的的输入时钟为156.23MHz，连接原理图如下图3。
图3 SRIO+光模块通讯图
FPGA选用ACTEL公司的第三代100万门FPGA A3P1000-FGG144I，该器件基于Flash构架，不需要EEPROM 或MCU等器件来配置FPGA，电路简单，可以有效减小电路系统体积。相比SRAM型FPGA，该型FPGA具有更好安全性，更高可靠性、更低功耗、更小体积的突出优点。封装采用BG144型，尺寸大小13mm×13mm，最大工作频率350MHZ，RAM：36Kbit，片内集成配置芯片FlashROM：1Kbit，能够适应信息处理电路的小型化设计要求。
国产化方面，国内已有部分单位开展ACTEL公司基于FLASH架构的FPGA芯片国产化研究，包括中电58所，华芯微半导体公司。据58所提供信息，近期可出样品。深圳国微国产化研制的FPGA，也可对A3P1000进行功能替换。
信号处理电路在系统工作软件的控制下，通过RS-422接口采集加速度计和陀螺仪敏感到得弹体运动参数，根据误差补偿算法完成误差补偿处理计算，同时按照协议，把角速度、角度增量、视加速度、速度增量及温度数据等信息通过SRIO接口+光模块的通讯方式或者同步RS-485的双接口方式进行数据通信，其原理框图如图4所示。
图4信号处理电路原理框图
此外，本方案中只用到了TMS320C6655小部分的硬件功能，完全开发出TMS320C6655的功能对与简化信号处理电路具有重要的意义。
4、结论
根据电路设计需求，选择不同的电路架构。提出了一种新型的异构多核处理器电路设计方法，充分发挥各个处理器的优点，利用FPGA作为不同处理器间的交互桥梁，采用了SRIO接口+光模块的通讯方式或者同步RS-485的双接口方式发送进行数据通信，各处理器间进行协调、稳定、可靠的工作。试验结果表明，该方法工程实现简单，措施有效，达到了实际工程应用状态，具有较高的应用推广价值。
参考文献：
[1] 《TMS320C6655使用手册》.TI公司；2012.
[2] 《ProASIC 3 Flash Family FPGAs 使用手册》.ACTEL公司；2013.
[3] 《JM032L-2M8103500-T5YCL150型光模块规格书》.贵州航天电器股份有限公司；2017.