四川成都西华大学电气与电子信息学院 谢妍汐、 潘雪雅、 赵鸿宇、 张小飞 610039
摘 要:本文设计制作数字分频器,把时钟信号作为输入信号,由于输出端口是按一定规律输出信号,所以对于不同的端口输出的信号,就可看作对输入信号进行的分频。数字电路中,主要由计数器通过逻辑门连接得到分频器,不同的连接方式可得到不同的分频器。时钟信号通过不同种类的分频器用来得到所需的低频信号。
关键字:计数器;占空比;分频器;逻辑门
一、前言
(一)背景
随着FGPA技术的发展,基于FPGA技术的硬件设计数字分频器已成为数字系统设计的研究重点。数字分频器由于没有理论误差,性能稳定可靠而得到广泛应用。分频器通常用来对某个给定的时钟频率进行分频,以得到所需的时钟频率。在设计数字电路中会经常用到多种不同频率的时钟脉冲,一般采用由一个固定的晶振时钟频率来产生所需要不同频率的时钟脉冲的方法进行时钟分频。分频器是一种基本电路,本设计主要研究数字分频器的奇数,偶数和半整数分频。数字分频器采用的是计数器的原理,权值为分频系数。计数器可由多个触发器实现,利用触发器的翻转功能对信号进行分频。而占空比是数字分频器的一个重要指标通过比较占空比的大小来判断分频器的效果.
(二)设计概述
基于数字分频器的电路自身的一些优势,如原理简单,并且此装置的实用性比较广泛,设计的器件都是常见的器件,可充分应用本学期数字电子技术所学内容进行设计,所以我选择了该设计.本设计目的是使用常见的触发器来设计数字分频器,来获取所需的低频时钟信号.本次课题主要目的是培养我们自主动手设计能力、创新能力和解决问题的能力,加强我们对数字电路、模拟电路的认识和应用,让我们对电子设计有一定的认识,学会基本的设计方法.由于所需的时钟信号频率与输入信号频率不同的分频比,许多分频器只能整数分频,而无法达到其他分频比,所以本设计主要解决的问题是设计三种数字分频器,分别为偶数分频器,奇数分频器,半整数分频器,其主要通过控制电平翻转时间实现.三种分频器的实现,大大提高了分频效率,扩大了分频范围,使之信号可以以不同层次频率输出,可以更加广泛的应用到信号分频工作上.
二、总体方案设计
对同一种目的实现,可以用不同的方案,下面就着重介绍以下两种方案对同一目的的实现方法,并比较两种方案的优劣。
(一)方案比较
1、方案一
时钟信号作为输入信号,电路主要由计数器构成,计数器在数字系统中主要是对脉冲个数进行计数,同时具有分频功能。利用计数器分频功能实现分频,而对于计数器不同的输出端口有不同频率的信号。
图1 方案一
2、方案二
时钟信号作为输入信号,电路主要由D触发器构成,D触发器级连,最后一个触发器Q’端与第一个触发器的D端相连,从最后一个触发器的Q端输出所需信号。N个触发器对应2的n次方分频。
图2 方案二
(二)方案论证
方案一
主要用计数器来实现分频,计数器是数字系统中一种用得最多的时序逻辑部件,他的基本功能是记录输入脉冲的个数,可用于分频,定时,产生顺序脉冲和序列码以及数值运算等。
优点:用计数器来实现分频功能就会很简单。由于计数器由多个输出端口Q1,Q2等等,对于不同的输出端口则对应不同的分频倍数,该电路可得到不同频率的信号,这样大大提高了分频效率。为了使用方便,在计数器上还设置了清零端,置数端,这可以对分频系数进行调节。不同的计数器对应不同的分频系数,方便我们选择和使用。
缺点:判断分频效果的一个重要指标是占空比,而计数器的占空比不可控,对于不同连接方式则有不同的占空比,要想得到合适的占空比就需要不断的测试,使过程变得复杂。
方案二
D触发器的次态取决于触发器前D端的状态,因此,他有置0和置1两种功能。在一定逻辑关系下,可以从一个稳定状态翻转到另一个稳定状态。但要实现分频需将Q’端和D端相连,当有n个D触发器时只能输出一种频率信号,即为2的n次方分频信号。
优点:由D触发器构成的电路分频信号的占空比均为50%,这是一个固定的占空比。D触发器工作原理简单,方便使用和仿真。
缺点:当分频系数很大时需要的D触发器个数庞大,需要依次将它们连接起来,这样大大增加了工作量,而且只有一个输出端口,意味着只能得到一种频率的信号。与计数器不同的是它更麻烦,还要注意连接关系,如果出现错误则不能实现分频。
(三)方案选择
对两个方案相互比较以后,方案一会更优。因为方案一虽然也存在缺点,但是这个缺点可以去改善,可以通过对电路进行调试,得出最适合的占空比,找出不同电路所对应的占空比,得出规律。让这个不可控的因素变成已知的因素。当占空比越大,输出电压越高,电路开通时间越长,整机性就越高。由于计数器种类很多,对于不同的分频倍数则可选择不同的计数器。总之选择方案一更有利于对不同分频系数的研究。
参考文献:
[1]康光华.电子技术基础(第五版)北京:高等教育出版社 2006
[2]陈永强、魏金城、吴昌东 模拟电子技术 北京:人民邮电出版社,2013.1