刘强
中电科思仪科技股份有限公司 山东 青岛，510001
摘 要：在相位噪声测量过程中，信号采样需满足高信噪比、高分辨率及高采样率设计要求，为满足信号源分析仪系统中高灵敏度相位噪声测量需求，本论文设计一种低噪声、低杂散双通道相位噪声采集测量模块。采用AD9652构建16Bits精度、250MHz采样率平衡双通道，实现互相关提升测量灵敏度。同时基于高稳100MHz时钟信号构建低抖动、低杂散时钟倍频电路。可满足整机低抖动、高灵敏度相噪测量采集。根据实验结果，证明了该设计在相位噪声测试中具有可行性。
关键词：相位噪声测量；250MHz采样；互相关；
1引 言
为满足相位噪声测量分析，需要设计一种双通道相位噪声测量采集模块，满足高精度、高采样率、低杂散的双通道测量等指标要求。ADC芯片信噪比、采样率、无杂散动态范围及参考时钟信号质量等指标会直接影响相噪测量灵敏度。在相位噪声测量过程中，采用高信噪比、高分辨率ADC芯片，合理平衡双通道布局、精心设计模拟前端信号处理及时钟参考电路，才能设计出满足相位噪声测量所需的高性能相噪测量方案。
2电路方案设计
相位噪声测量系统中，高速数据采集模块主要包括三部分：模拟采集前端电路、ADC参考源电路、FPGA接口电路。为保证整机的相位噪声测量指标，要求数据采集及时钟电路有更低的相位噪声和时钟抖动，数据采集模块在相位噪声测量系统中功能结构如图一所示。
.png)
图一 采集模块功能结构图
图一中S1、S2为两路相位噪声模拟信号输入端，模拟前端电路对对输入信号进行放大滤波处理，S为测量系统时钟源，ADC进行模数转换处理，然后将数据送给FPGA处理。
2.1ADC模拟采集前端电路设计
相位噪声测试中高性能AD采集需考虑采样带宽和采样率、灵敏度及输入阻抗匹配设计。本文选用AAD9652芯片，双通道同步采集，量化精度14Bits，采样率最高250Mbps，可保证大带宽100MHz带宽无失真采样。
在采用互相关技术进行相位噪声测试时，被测信号分为两路分别与参考源进行鉴相，产生信号分别转为差分信号，然后同时进行AD模数转换，A9652提供了双通道同步采样，两通道隔离度90dB，满足相位噪声测试双通道平衡采集要求。由于设计带宽是从DC开始，因此采用基带型设计，采用放大器或变压器（巴伦）。双通道输入阻抗匹配为50Ω。
.png)
图二 xxxx功能结构图
本设计每个通道采用差分运算放大器ADA4927（如图所示）来设计模拟前端，参考电平采用ADC内参考输出(1.5V)，差分输入差分输出，带宽DC-100MHz（20dB增益，增益可通过电阻值进行调整）。差分输入端阻抗：
RIN, dm = RG + RG = 2 × RG （1）
根据RG为保证前端差分两路信号的阻抗都为50Ω，可在RG前端分别使用一个电阻进行匹配，如果RG为50Ω，差分输入阻抗为100Ω，就不需再增加匹配电阻。运放输出需串接50Ω与后接滤波网络匹配。
两路差分信号进入AD采集前进行信号滤波，低通滤波截止频率为100MHz，差分信号采用单端滤波分别处理方式。使用ADS仿真低通滤波器频响效果如图三所示。输入和输出端都设计为50欧姆阻抗。两路通道完全平衡对称布局。在整个通道信号调理过程中，信号功率要保证进入AD转换器前的信号Vpp为2V以内，低通滤波损耗为6dB左右，所以可根据输入信号功率，调整运放电阻值，来调节进入AD的信号功率。本设计差分信号采用单端信号走线方式，所以走线线宽根据板材和介电常数等设计，两通道之间进行足够的隔离。
.png)
图三 六阶100MHz低通滤波器频响
另外模拟采集信号前端信号调理中，通道的频响至关重要，运放前端并行端接电阻及运放输出串接电阻和AD转换器输入前端并接电阻网络都可根据布板布局的设计进行调整，使通道频响效果最优。
2.2低抖动参考时钟电路设计
相位噪声测量系统中，对相噪要求很高，对AD转换器的时钟参考源需要特殊考虑和设计。本设计采用一种优化的250MHz时钟源产生电路。根据100MHz基准源，通过倍频、滤波、电平转换等设计输出250MHz时钟信号。倍频主要完成对100MHz高稳时钟源进行倍频和分频处理得到250MHz，本方案采用二极管倍频器设计微波倍频器，因为倍频倍数小，倍频至500MHz，使用变容二极管实现倍频，采用商品化的小型单片放大器进行功率放大。采用二分频器件分频得到250MHz，整个倍频装置的输入和输出电路进行阻抗50欧姆匹配。其整个结构框图如图四所示：
.png)
图四 低抖动时钟电路结构图
滤波分两级，一级为宽带的带通滤波，二级使用250MHz声表面滤波器，前级利用ADS等软件使用电容、电感等无源匹配网络设计250MHz带通滤波器，由于可设计带宽大，滤波器阶数较低，使用器件数量较少，可实现较高带外抑制。二级采用专用声表面波滤波器，对250MHz近端噪声抑制较高，整个滤波器装置可实现250MHz信号远端和近端具有高性能抑制比。产生的250MHz时钟信号是单纯的正弦波信号，ECL（发射极耦合逻辑）或PECL(正发射极耦合逻辑)具有低噪声和快速转换时间的特点，是时钟转换器的首选，为了减小逻辑器件产生抖动影响，选择超低抖动专用逻辑器件，抖动最小可达到几十fs量级。器件前端和后端采用电阻网络进行阻抗匹配设计，如果环境噪声高且路由方便，使用变压器或巴伦用于将单端正弦波转换成差分信号并传输至数据转换器，可提供“无噪声”转换时钟信号。
2.3双通道测量采集模块PCB设计
双通道采样信号是两路被测信号经鉴相后的噪声，两路信号保证同时延、对称平衡采样，这对PCB布局和走线设计增加了难度。本设计通过对双通对称设计以达到双通道布局布线完全相同。为了减少信号在通道能量损耗，减少信号反射与振铃现象等，本设计铜走线以跨层地为参考，增加线宽，同时阻抗匹配成50欧姆，进入AD前以差分走线，阻抗100欧姆设计。器件上使用屏蔽盒设计以达到减少内部和外部空间电磁的相互干扰和耦合。
ADC采样时钟信号通过中间信号层以LVPECL差分电平进入ADC，在设计中，如果电路未能包含足够的解耦、接地和信号调节，ADC的电源噪声或时钟源噪声将耦合到模拟输入，并破坏ADC最终输出的数据信号的频谱，另外，噪声可能还会反向影响时钟信号，造成产生额外寄生信号。所以本设计采用了通道间全部地隔离处理的方式，时钟信号源与通道隔地分离，保证信号在进入AD前的调理没有外在噪声的干扰。
3试验测试分析及结论
双通道同步采样测试：
本测试模块是基于相位噪声测量系统平台使用，测量带宽为DC-100MHz，在对于非相关采样处理中，采样率250MHz，可满足最大100MHz频率信号无失真采样。分别测试A、B通道采样图如图五所示。
.png)
图五 A、B双通道同步采样图
从图中可以看出在100MHz信号输入，双通道同步采集时，可看到采样波形结果基本一致，相位误差在10%以内，通过计算1/100M*10%=10-9s，可以得出双通道延迟误差小于10-9s。当然通道的延迟也可以通过FPGA时序进行补偿，同时通过数据计算，本测试结果验证了本设计电路的可行性。
双通道互相关改善测试：
从图六中可以清楚地看出，经过互相关运算后对测量灵敏度有了明显改善，互相关次数越多，对灵敏度的改善越大，满足5log(N)关系。但是随着相关次数到达一定数量，相位噪声测量的灵敏度将不会明显改善，这与整机噪底相关。
.png)
图六双通道互相关改善值测试
相位噪声准确度测试：
将信号发生器接入相位噪声测试仪输入端，进行对载波4GHz频点进行测量，同时使用计量过的信号源分析仪同样进行测量，其测试结果如图七。
.png)
图七 相位噪声测量准确测试
将1Hz、10Hz、100Hz、1kHz、10kHz、100kHz、1MHz、10MHz和100MHz频偏处的相噪测试结果进行了比较，偏差均小于±2dB，相噪形状和趋势也完全一致。
结论：
本文主要是设计了一种低杂散双通道相位噪声信号采集模块，根据信号带宽及采样率、采样精度等测量要求，提出了基于XXXX的高速双通道同步采集模块设计方法。文中详细介绍了前端通道设计、ADC参考时钟源、PCB设计的过程和关键点。根据测试结果，验证了采集模块的高性能和可行性。模块成功应用于相位噪声测量仪中，可有效提高相位噪声测试系统中信号采集性能和测试质量。
参考文献
[1] Data Sheet，CDCE72010. SCAS858 -JUNE 2008 [EB/OL].http://www.alldatasheet.com.
[2] 王卫江，陶然．高速ＡＤＣ的性能测试［Ｊ］．电子技术应用．
[3] 黄丽莲，李子绪．高性能中频采样系统的设计与实现［Ｊ］．电子设计工程．
刘强，男，1986年出生，获工学硕士学位，工程师，主要从事微波毫米波测量仪器研究与开发
单位：中电科思仪科技股份有限公司