辛树秋
广电计量检测（天津）有限公司 天津市 300385
摘要：但是，随着高科技技术的进步，近年来，集成电路的机会越来越多，但是由于它们的兼容性，只能更快，更有效地使用它们。 本文的底线是内置兼容性的定义和原则，可导致采取措施和解决方案。 为了减少冲击和耦合效应，必须观察喷射功能的科学性和公正性，从而加强集成电路的功能并扩展其功能。
关键词：集成电路技术发展；电磁兼容；影响
引言
集成电路（IC）是电子设备EMC问题中的关键要素，它既是干扰源又是被干扰的对象。尽管半导体器件不受欧洲EMC指令或FCC15等EMC法规约束，但集成电路终端用户将电子设备级的EMC限制延伸到芯片级，迫使集成电路研发人员在芯片设计之初就必须考虑电磁兼容问题。同时，随着集成电路的快速发展，MOS器件尺寸的不断缩小，同一电路或封装内异构功能的集成度以及数据交换速率不断提高。这些技术进步使集成电路可靠性面临巨大挑战，也促进了集成电路电磁兼容技术的快速发展。
1行业面临的机遇
1）技术正在逐渐增加。近年来，中国集成电路（芯片）市场的快速发展，加速了该国芯片的产业发展和技术创新。
2）将集成电路的产能转移到中国大陆。集成电路（供应链）逐渐从美国，日本，欧洲和台湾转移到中国和东南亚，从而使本地企业更容易开发先进技术并获得管理经验，并使自己的企业快速发展。供应链搬迁的全球趋势为中国大陆的集成电路产业发展提供了新的机会。中国大陆新电路的逐步建设通过降低成本，扩大产能和提高地域效率为集成电路产业提供了支持，从而为集成电路的发展做出了贡献。大陆市场旺盛的需求和投资热潮鼓励了集成电路专业人士的发展，这些专业人士为这些行业的发展做出了贡献，并开始对其进行补充。
3）集成电路产线愈加昂贵加剧头部企业集中趋势。在摩尔定律的推动下，元器件集成度的大幅提高要求集成电路线宽不断缩小，导致生产技术与制造工序愈加复杂，制造成本呈指数级上升趋势。当技术节点向5纳米甚至更小的方向升级时，普通光刻机受其波长的限制，其精度已无法满足工艺要求。因此，集成电路的制造需要采用昂贵的极紫外光刻机，或采用多重模板工艺，重复多次薄膜沉积和刻蚀工序以实现更小的线宽，使得薄膜沉积和刻蚀次数显著增加，意味着集成电路制造企业需要投入更多且更先进的光刻机、刻蚀设备和薄膜沉积设备等，造成巨额的设备投入。
4）产业政策的有力支持芯片产业是国民经济和社会发展的战略，基础和开拓性产业之一，在电子信息技术中发挥着核心作用。在过去的几年中，一直奉行旨在促进市场贡献的产业政策。国务院在2020年8月承诺发布各种工具以促进集成电路和软件行业（ipad）的高质量发展时，继续支持集成电路行业，特别是制造业。
2电磁兼容理论
2.1电磁干扰源
不受集成电路的电磁干扰源的影响是不太可能的，降低电磁干扰的强度和各元件的互相代偿能够调控电磁干扰源。集成电路的电路控制系统中的时钟电路是其中最大的噪声源头，不仅分布范围很大，而且产生的振动干扰能力很高。
2.2耦合路径
耦合路径是指电磁干扰源和敏感设备或者系统两者之间的耦合方式。辐射感染需要有场能量在耦合路径之中，有很多的微电流和电路在集成电路当中，电磁信号的改变需要电路和电流的改变，这些耦合现象会使得周围的电路和元器件不能正常的运行。传导线路是传导干扰的中介，如果有很大的干扰在导线的周边环境里，经过感应效应的帮助，导线可以吸收噪声同时传输给后面的电路点，导致传导干扰影响了集成电路。
2.3敏感设备
所谓的敏感设备是指轻易地被外部因素破坏的系统和设备或者产生的电磁干扰是由于设备有问题和功能缺失所引起的。在设备和系统正常工作的过程中，元件很容易被电磁干扰破坏，使其频率与信号频率相近，从而产生信号中断或者有错误的信息等问题。
3集成电路技术发展对电磁兼容的影响优化
3.1电磁屏蔽
随着三维集成电路的快速发展，同一封装内噪声源和被干扰电路之间的距离越来越短，系统内干扰的风险也随之增加。屏蔽是一项降低远场和近场辐射发射的传统技术，但增加屏蔽隔离的同时也增加了芯片面积及成本。近几年，科研人员研发了新型屏蔽技术来克服这些问题，例如，提出一种在模塑料上涂导电胶的共形屏蔽结构，以此改善三维封装中的系统内电磁干扰问题。两个叠层模具组成的组件，使用一个400μm的导电层来屏蔽芯片，两个芯片之间的隔离度提高了20~50dB。屏蔽材料方面，科研人员致力于在减小屏蔽层厚度的同时保持出色的屏蔽效果。对负磁导率和近零磁导率超材料展开研究，这些新材料具有15dB的屏蔽效果。提出了柔性的复合薄膜，可增强生物医学电子设备的电磁兼容性，其电磁屏蔽效果为20~30dB，并与石墨烯、碳纳米管（CNT）以及聚合物的电磁屏蔽效果进行了对比，以这种聚合物复合膜制成的厚度为0.08mm的薄膜具有出色的EMI屏蔽性能，是IC屏蔽和有源层（例如混合存储多维数据集）3D堆叠封装的不错选择。在IC互连布线方面，与传统铜相比，多线碳纳米管（MWCNT）互连可更有效的降低串扰效应。
3.2降低集成电路电磁发射的设计方法
集成电路的一些制作方法、开关门的数量和I/O端口的核心模块等都与组件的电磁发射有联系。降低集成电路电磁发射的设计方法具体如下。第一，降低寄生电感。第二，运用科学合理的电源方法。第三，加大去耦电容。嵌入大电容的方式是：在比较大的耦合中，片上去耦电容能够精准的布置在各个电源及接地回路的上面，并且在布线通道的下边空间连上结电容，使得薄栅介质电容或金属-绝缘体-金属电容可以产生大电容（单一纳米方法）。第四，可以通过电源线和地线增加一定量的小串联电阻。第五，如果把核心电路模块和I/O隔开，就能够单独供电。第六，设计时运用异步的方法。集成电路的数字电路的噪声与该模块是同步设计的本质有关，所以通过有效的控制时钟的波形信号，以扩展各个频谱，进而减小电路的电磁发射。另一种方法是集成电路的核心模块采用异步电路设计。第七，仔细设计外部和芯片的版图。例如，使用双绞线的差分输出信号产生的电磁发射较低，且受EME的影响比较少。第八，为了减少电磁发射，应用一定的吸收材料，如铁氧体。
3.3优化电子工程印制电路板的尺寸与器件的布置
为了避免周围线路的干扰的影响，需要严格规范电路板印制的尺寸，一定要大小合适。在布置相关器件时，需要把器件之间有联系的布置在比较接近的位置。如果器件很容易产出噪声，一定要把它布置在距离逻辑电路比较远的地方，因为这样能够减少噪声的影响。一定要单独布置时钟电路和高频电路等的辐射源的位置，使它们距离敏感电路比较远。需要减短高频元件之间的距离，从而减少元件之间的电磁干扰。如果元器件很容易被影响，而且对干扰很敏感，需要把元器件之间隔开，布置时加大它们之间的距离，同时也要远离输入和输出的导线。震荡器应该运用时钟芯片，因为它们距离信号接口和低电频信号芯片很远。一定要按照固定的顺序布置元器件，需要避免混乱无序的情况，应该平行或者垂直于基片的一边。
3.4强化产业规划设计，促进产业链协调发展
在社会发展形势下，国家政府要充分认识到大力发展集成电路产业、提高国家科技力量的重要性。因此，国家政府要针对该产业及时制定颁布相关发展规划政策内容，扶持激励社会企业加大对集成电路产业的投资力度，最大程度发挥出社会企业的资源价值作用，实现我国集成电路产业薄弱环节关键技术与设备的突破，能够更好与发达国家集成电路进行有力竞争。比如，各省区政府要積极响应国家政策，同时结合本省在集成电路产业发展上的优势特征，强化该产业规划设计工作，优化整合全省集成电路产业资源，科学有效将我国集成电路与产学研结合在一起，这样才能够保障提升我国集成电路产业的技术创新实践水平和综合服务能力，促进整个产业链上中下游的协调发展。与此同时，各地区政府还需认真做好集成电路知识产权优化布局和标准布局工作，根据集成电路产业以往发展工作中面临的各项风险，及时采取有效防范控制措施，降低集成电路产业的经营管理风险，为企业创造出更多稳定经济效益。国家政府还需主动加大市场集成电路产业建设的财政支持力度，不只是单一为集成电路产业领域的企业提供各项财政补贴，而是可以通过创新采用并购交易、优化重组等形式扩大集成电路产业模糊，凸显出产业优势。无论是国家政府财政支持，还是企业自主研发投资，都需要加大其投入，促使能够达到发达国家在集成电路产业领域的投资规模。
结语
40多年来，研究人员和工程师们致力于提高集成电路的电磁兼容性能，不断对测量方法、预测寿命和设计技术等领域展开研究。在过去的15年里，有大量的研究成果，重点放在集成电路的逻辑设计、模拟和三维方面，包括符合IEC标准的建模和测量方法。本文基于过去几年IC-EMC领域的最新研究成果，总结了不同类型的方法，这些方法要么对电磁干扰提高了鲁棒性，减少寄生发射，要么在电路内部具有良好的自抗扰能力。随着新市场对高性能IC要求的不断更新，EMC将仍然是IC设计人员需要持续关注的重要课题。
参考文献
[1]郭虎岗，刘俊，马喜宏.混合集成电路的电磁兼容设计[J].微计算机信息，2018，2（2）：308-309，295.
[2]刘建鹏.集成电路的电磁兼容测量标准及需求分析[J].信息技术与标准化，2018，7（7）：63-67.