一种求补级阵列乘法器设计陈权刘伏龙陈琳琳--中国期刊网

字体：大中小

首页> 原创作品> 正文

一种求补级阵列乘法器设计陈权刘伏龙陈琳琳

发表时间：2021/7/29 来源：《基层建设》2021年第14期作者：陈权刘伏龙陈琳琳

[导读] 乘法器作为乘法、除法、乘方和开方等模拟运算的主要基本单元，一般采用“串行移位”和“并行加法”相结合的方法

广东科技学院机电工程学院广东东莞 523083

        乘法器作为乘法、除法、乘方和开方等模拟运算的主要基本单元，一般采用“串行移位”和“并行加法”相结合的方法，虽使用器件少，但速度慢。本文介绍了一种求补级阵列乘法器，采用标准加法单元构成乘法器，利用多个一位全加器实现乘法运算，设计求补电路单元用于求补。Multisim仿真结果表明设计的乘法器能够正确运算。
        1引言
        乘法运算电路的设计就属于中规模集成电路应用，它主要的实现是靠全加器、唯一寄存器、七段译码显示器、振荡电路共同作用来实现的。中规模集成电路及其应用，本身就是一种完美的逻辑设计作品。由于他们所具有的通用性、灵活性及多功能性、使之除完成基本功能之外、还能以他们为基本器件所组成各类逻辑部件和数字系统，有效地实现各种逻辑功能[1]。本论文旨在设计一个补码 3×3 的阵列乘法器，输入端为两个4位带符号的补码，输出为一个 7 位的补码，其中最高位均为符号位。
        2 系统总体设计
        求补级阵列乘法器系统设计包括四部分[2]。设计一个3*3的带求补阵列乘法器总共需要四个部分，其中包括一个1位全加器，一个3位求补电路，一个6位求补器以及一个3*3无符号位乘法器。从输入端开始输入两个4位带符号位的原码，其中最高位为符号位，然后分别经过两个n位算前求补器进行求补，然后同时到达此乘法器的核心部分，n位乘n位不带符号的乘法阵列，通过运算后对得出的结果进行输出。
        3 系统主要电路设计
        3.1 四位全加器电路设计
        加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。一个一位全加器可以由两个与门，三个异或门以及一个或门连接构成。在所设计的一位全加器的基础上，在第一个异或门芯片，即第一个74LS136D芯片前再接一个与门74LS08D芯片，便可以组成一个四输入加法器。如图3.1所示。

        图3.1 四位全加器的逻辑电路

        图3.2 三位求补器的逻辑电路

        3.2 求补乘法阵列电路设计
        三位求补器由两个或门芯片74LS32、三个与门芯片74LS08以及三个异或门芯片74LS136连接组成，如图3.2所示。求补电路是将两个原码输入，并将其转换成补码。采用按位扫描技术来执行所需的求补操作。令A=a…a1a0是给定的（n+1）位带符号的数，要求确定它的补码形式。从数的最右端的a0开始，由右向左，直到找到第一个1，如a1=1，a1右边每一个输入位，都保持不变，而a1左边每一个输入位都求反。另外C不许永远置0，当控制信号线E为1时，启动求补器的操作，当控制信号线为0时，输出将和输入相等，显然我们可以符号位来作为控制信号。六位求补器由六个三位求补器组成。
        3*3不带符号的乘法阵列是核心部分，利用混合型的全加器就可以构成带求补码数的阵列乘法器。设乘数A和乘数B是两个3位的二进制补码数，即A=a2a1a0，B=b2b1b0，那么A和B相乘的过程中所包括的步骤如图3.3所示。

        图3.3 3*3不带符号的乘法
        4 系统仿真结果及分析
        在Multisim[3]环境中测试三位求补器。为了便于观察，取A=4（三位二进制100），B=7（三位二进制111），则A的补码为011，B的补码为000，观察灯x3，x2，x1为三个观察灯，灯亮为1，灯暗为0。通过x3x2x1的结果可判断理论值是否和实际设计值相同。
        在Multisim环境中测试3*3加法器。100（A的3位二进制值）和111（B的3位二进制值）的补码是011和000，相乘后相加得到的数为00000，仿真显示出来的灯为全灭状态。为了仿真测试更加直观的测试出结果，测试时被乘数A为2，乘数B为3，它们补码分别为100和101，理论上得出的结果为10100，再转换为原码01011。仿真平台显示结果与理论值一致，能够得到正确结果。
        在Multisim环境中测试带求补乘法阵列电路。采取输入±A×±B验证四种情况，输入两个均为原码的数据，验证四种情况，判断仿真结果是否与理论值一致。为了方便测试，取A为2即010，B为3为011进行测试，加入了符号位的单独运算，用一个异或门来得出结果的正负，1表示为负数，0表示为正数，异或门的逻辑关系是输入相同，输出为0，输入输出相异，输出为1，符合乘法中负负得正的原则。四种仿真结果均与理论值相符。
        5 结论
        本文通过Multisim仿真平台设计一个能计算含符号位的4位乘法器，即内部为一个3×3阵列乘法器，并具有对符号位的处理能力，符号位单独处理。阵列乘法器的核心部件，为一个全加器阵列。因此这种乘法器需要9（n（n-1））个全加器和9（n²）个与门。符号位运算则只需要一个异或门来解决。输入为两个4位含符号位的补码数，输出结果亦是含符号位的数的补码。输出后验证四种情况，即±A×±B。仿真结果表明设计的求补级阵列乘法器能够正确运算。
        参考文献：
        [1]白中英，戴志涛.计算机组成原理（第五版.立体化教材）.北京：科学出版社.2013.3
        [2]杨春武，白中英.计算机硬件基础实验教程（第二版）.北京：清华大学出版社，2011.5
        [3]梁青.Multisim11电路仿真与实验.北京：清华大学出版社.2012.12