王伟丞 赵鹏飞
（华北光电技术研究所 北京 100015）
摘要：随着近几年来我国科学技术都不断进步,计算机技术也渐渐成为了我国目前为止的主流技术,计算机技术目前为止一定要用到我国各个领域当中,同时也存在着与多DSP多FPGA同时并行等问题,为解决上述问题设计了以DSP和FPGA信息处理系统核心的处理器,通过外设接口进行智能信息处理的系统,同时,该系统在运行过程中,并且能多像处理图像信息,然后再实现信息完美处理化的基础上,对图像信息进行参数数据的优化,本人将详细分析嵌入式计算机智能图像信息处理系统设计与实现,提出相应的详细步骤。
关键词：图像；处理 ；千兆以太 网；高速 串行接 口；DSP；FPGA
引言：
近年来 随着现场可编程门阵列芯片与高性能数字 处理器的快速发展 ，嵌入式计算机智能图像信息处理技 术也获得了较大的进步，这就需要更高性能的图像处理 系统 。但 目前图像处理与数据传输的速度间一直存在 不协调问题 。 ，总是造 成一方 资源 的浪费 。针 对此问 题 ，设计 了以 DSP+FPGA为核心 的图像处理 系统 ，用 DSP芯片处理控制结构复杂的高层算法 ，用 FPGA芯片 处理数据量大 的低层算 法 ；同时通过对 TMS320C6455 DSP的千兆 以太网数据传送接 口和高速 串行接 口的开 发 ，大大提高了图像 的处理速度和传输速度 。
一、嵌入式计算机智能图像信息处理系统的总体设计与实现
智能图像信息处理与算法运算是一项非常庞大且复杂的智能运行系统工具,在设计过程中以DSP与FPGA为运行核心,前者可以通过高等算法对一些图像数据进行仔细处理,提高数据图像的处理速度,后者可以通过对信息传输进行优化处理提高信息传输速度,再以上述两种为运行核心的情况下采用市场上质量精良的可编辑逻辑芯片,增加几项功能比如时序辅助功能,图像预处理功能等。
二、视频信号转换设计与实现
2.1从模拟视频中提取图像
在模拟视频中提取图像一般必须进行数据转换和信息处理,在进行数据转换和信息处理过程中,视频从其中提取图像必须要经过数据处理,数据优化以及信息传导等几种方式才可以真正将视频信号提取出来,问你视频信号在一定程度上都是由相应的计算算法数据优化等信息构成的,所以在提取过程中一定要对于针对数据处理速度如何信息提取速率进行优化设置,同时模拟信号以及数据处理也是视频信号转换设计与实现的核心任务之一,为保证数据的同时性处理,所以在进行文你视频信号提取过程中,特别重视参数等一系列信息的提取。
2.2通过FPGA实现控制模块图像数据
处理模块是本文嵌入式计算机图像优化信息处理系统中的核心模块,在模块设计过程中一定要将运算模块的资源分配到各个软件上,通过FPGA实现控制模块,FPGA实现控制模块不单单是实现数据处理速度优化,同时也是对参数信息等处理的速度得到大大提升,图像数据处理模块是嵌入式计算机图像优化信息处理系统中的核心模块,为保证控制模块能够正常运行就一定要采用最优的数据计算方法。
2.3多级放大信号实现视频输出
多级放大信号可以实现视频的稳定输出,在以往我国的视频输出运用过程中仅仅使用单一的视频信号进行视频输出,而在本文所提到的嵌入式计算机智能图像信息处理系统中,采用多级放大信号实现视频输出。不仅能够保证视频信号的输出快速稳定,同时也能够保证对于数据传输速率得到有效提升稳固传输频率,稳固传输频率才能够控制好视频的帧数提高视频输出效率优化视频输出质量,在控制好多级放大信号频率的同时也要控制好对视频参数的检测,只有再度地方打信号频率与视频输入频率同步运行的过程中才可以将视频完美输出,提高视频输出的整体质量。
三、图像数据处理设计与实现
3.1系统的核心模块处理
图像信息系统的核心模块包括两块,第一是模拟视频中提取图像部分第二是通过FPGA实现控制模块,系统的核心模块在处理图像信息过程中分两步骤进行处理。第一是核心模块的整体组成部分,他是否能够将模块的整体运行速度得到提升,第二就是处理图像信息。在系统的核心模块设计过程中,采用了FPGA与DSP相结合的核心模块处理数据通过不同的数据算法可以大大提高数据处理速率,通过后期的模块控制以及数据信号的特殊处理,不仅能够提高核心模块处理图像信息的数据同时也能够优化图像信息的帧数,系统的核心模块处理图像信息是图像处理,处理设计与实现任务过程中的核心任务之一,控制好数据处理速度,运用好逻辑编辑芯片,可以更好地提供好图像的整起质量。
3.2 FPGA芯片通过解码器同步信号
FPGA芯片通过解码器同步信号可以将各个帧数的信息进行统一规划,实现分帧解析。根据系统中的两种芯片的数据算法可以对数据的提取和帧数的提取有效的控制提高优化程度,两种编辑逻辑芯片可以在很大程度上提高缓存,通过DSP芯片以及FPGA芯片的高度算法和低度算法通然后运用解码器将帧数与信号进行同步,嵌入式计算机智能图像信息处理系统的核心目标以及任务就是能够将图像完美的展现在计算机平面儿上。
3.3视频信号转换的硬件设计
图像主要从CCD拍摄的模拟视频中提取，然后数字化，最后通过智能图像处理系统进行分析。本文采用专用视频解码芯片SAA71 13、视频编码芯片SAA7121和高速数模转换芯片ADV7123实现视频信号的模数转换，专用视频信号处理芯片还具有抗混叠滤波、多系统解码和时钟生成功能，既减轻了处理器的压力，又减少了外围芯片的数量。控制模块由FPGA中的EP3C40实现，具体完成三个功能：视频采集过程和检测时序控制；由于视频解码芯片SAA7113可以支持I c总线接口，I c总线可以选择视频信号的输入格式、输出格式和可视频率信号通道，还可以设置带通滤波的频率范围、比值和亮度；由于视频解码芯片SAA71 13处理后的信号会送到DSP进行处理，所以中间处理图像的缓存也是由EP3C40控制的。系统中使用的视频解码芯片SAA7113可以支持4个标准模拟视频的输入，输出YUV4:2:2: 2和ITU656格式的8位“VPO”总线，可以自动在NTSC和PAL格式之间切换。系统的视频输出由两部分组成：多级放大的模拟视频信号送至字符叠加单元显示输出，模拟视频输入信号经前端模拟电路、FPGA、DSP处理后，再经D/A转换处理。具体视频显示由1个VGA和2个CVB复合视频组成。VGA视频输出采用ADV7123高速数模转换芯片，可在液晶屏上显示。CVB复合视频的两路采用SAA7121视频编码芯片，一路输出字符和图形的混合视频图像，另一路输出未经处理的原始采集视频图像。FPGA芯片负责系统叠加显示的软件部分，图像字符叠加模块可以将波形门、标记线、跟踪时间、跟踪状态、跟踪方式等字符信息叠加在视频输出信号上，这样就可以在显示器上查看上述信息，方便操作人员监控系统的运行。
3.4图像数据处理软件设计
图像数据处理模块是系统的核心模块，由DSP芯片和FPGA芯片组成，其中DSP芯片的计算资源尽可能分配给算法，视频数据的采集、分析、处理和回放由FPGA芯片完成。FPGA芯片通过解码器的同步信号从每一帧数据中提取Y、U、V信息，逐帧分析。但根据DSP芯片中的算法，图片通过DSP EMIFA的接口，有选择地或者以帧为单位传输到DSP芯片进行处理。DSP芯片以帧为单位将回放数据传输给FPGA，FPGA芯片根据视频编码芯片的接口时序将回放数据传输给编码器。DSP和FPGA使用外部大容量SDRAM，提供回放数据和捕获数据的慢速存储。DSP芯片外挂有大量的FLASH，FPGA芯片外挂有大量的CF卡，可以在芯片上电时从大量的FLASH中引导数据和程序。
结语：
图像分割是图像处理领域的一个重要研究课题。该算法对均值漂移预分割后的过分割区域进行人工标记，并将区域MRF方法与人机交互思想相结合，有效解决了如何准确获取MRF初始参数的问题，并利用基于区域势能的区域合并方法自动纠正可能出现的误分割。由于该算法使用的势能函数缺乏适应性，不能准确表达不同区域之间图像信息的变化。因为这种设计可以更准确地反映图像信息变化的自适应势能函数，提高分割的准确性
参考文献：
[1]肖超云 ，朱伟兴 ．基于 Otsu准 则及 图像熵 的阈值分割算法 [J]．计 算机工程 ，2007，33(14)：188．190．
[2]汤凌 ，郑肇葆，虞欣．一种基于人工免疫的图像分割算法『J1．武 汉大学学报(信息科学版)，2007，32(1)：67—70．
[3]ADAMS R，BISCHOF L．Seeded region growing[J]．IEEE tran— sactions on pattern analysis and machine intelligence， 1994， 16(6)：641—647．