李沐 李洁榆 马永春 孙晶
航天恒星科技有限公司，北京市海淀区，100086
摘要：2018年初，Intel和ARM 的处理器芯片接连爆出Meltdown（熔断），Spectre（幽灵）安全漏洞，且存在Foreshadow（预兆）侧信道攻击风险，针对这一问题，本文对安全且自主可控的计算机处理器特别是基于新一代指令集架构的RISC-V（Reduced Instruction Set Computer-Five，精简指令集-第五代）开源架构的微处理器开展安全技术发展方向研究。
关键词-信息安全、RISC-V、安全架构、发展
1.引言
当今社会，信息技术产业持续高速发展，众多处理器厂商追求性能快速提升以期在激烈的市场竞争中获得优势地位，而计算机安全性（图 1）并未引起同样的重视，即使遇到问题，也多采用安全软件进行防护，对硬件安全的关注相对有限。
.png)
源于加州大学伯克利分校（UC-Berkeley） 的RISC-V指令集架构，从诞生之初，就一直拥有开放的基因。它吸取了几十年来计算机发展过程中各种指令集架构的经验与教训，从设计理念上摒弃历史包袱，从技术性能上看相比其它计算机指令架构（ISA），显示出了极简、统一、模块化、安全扩展的属性，具备了天然的后发优势。
RISC-V作为学术界和产业界合作的结晶，最有希望成为新时代的主导架构，其遵从BSD（Berkeley Software Distribution license）协议，可以为任何组织机构和商业组织所使用，这意味着基于RISC-V指令集架构开发的内核IP、相关芯片以及开发工具既可以免费开源，也可以专有收费，具体产品实现可以包括：自行开发版本、开源无质保免费版本、开源加服务费版本、商用闭源收费版本。因此，为产业的发展提供了更为开放的选择，更为安全和自主可控提供了可能。
2.国内外研究现状与发展预期
当前，国内外对计算机处理器硬件安全研究方面主要包括硬件木马检测、基于不可信工具的可信综合型技术、新型安全原语设置、通过安全原语构建芯片及单元的综合技术、集成电路IP版权构建及计算机硬件安全协议等内容。ISO（国际标准化组织）于2009年推出了TPM（Trust Platform Module，可信平台模块）标准ISO/IEC 11889，并于2016年进行了修订，国际可信计算组织推出了TPM设计标准并于2011年将版本更新，美国FIPS4（Federal Information Processing Standard）安全等级标准，国内于2016年更新了“GB/T 22186具有中央处理器的IC卡芯片安全技术要求”标准，并于2017年3月实施。
美国伯克利大学同麻省理工大学在联合开展Keystone-Enclave（拱心石-属地）课题研究，目标是基于新一代RISC指令集架构，设计出安全的处理器硬件。相信未来几年，国内外将有越来越多的高校和企业投入到基于RISC-V的安全处理器产品研究开发中。然而，为数众多的计算机安全处理器供应商，究竟是否全都可信，这是很大的疑问。RISC-V安全架构堆栈所需研究内容如图 2所示。
.png)
2.1.国外研究现状
全球RISC-V社区正在转向一个全新的安全创新平台，以期凭借出色的简便性最大程度地减少攻击面，同时让设计者能够自行评估开源架构的安全性。RISC-V平台及其安全协议栈可助力开发人员打造全新的解决方案，从而在如今互连设备激增的艰难环境中抵御像Meltdown和Spectre这类难以规避的漏洞[1]。
在2018年6月举办的第45届计算机架构国际研讨会上，RISC-V之父David Patterson和John Hennessy在他们的图灵讲座中介绍了“计算机架构的新黄金时代”。他们描述的黄金时代包含以下四个要素：
（1） 域特定的软硬件协同设计
（2） 开放指令集
（3） 敏捷的芯片设计
（4） 增强型安全性
RISC-V采用极具吸引力的开源指令集架构，可推动域特定的架构实现快速发展并提高该领域的投入，同时，它也成为了处理器安全性的重心。
随着Spectre和Meltdown漏洞的公布，整个计算行业开始意识到微架构侧信道问题带来的威胁，因此亟需重建计算机架构的硬件基础。国外已发现了RISC-V作为重建计算硬件基础平台的潜力。在最早的一场RISC-V专题研讨会上，LowRISC和Shakti处理器项目组发表了以安全性为主要内容的演讲，自此之后，安全性一直是RISC-V的重要主题。这两个示例重点说明了RISC-V支持的协作范围。Shakti处理器项目由印度政府提供资助，对一些国家／地区而言，这是使用RISC-V赢得某种技术独立的一次良机，而Low-RISC则由快速发展的开源硬件运动提供支持。RISC-V行业的活动在不断增加，安全相关的内容也随之快速增长，在首届RISC-V峰会中，55场会议中有13场涉及到安全性，如图 3所示。
.png)
除了成为整个安全性会议的焦点之外，还有很多迹象表明，RISC-V ISA正在成为处理器安全性的重心，有30多个RISC-V基金会的成员拥有安全产品，或者参与了由基金会推动的安全活动。
(1) DARPA正不断投资于RISC-V和安全性，并选择RISC-V作为其硬件集成系统安全（SSITH）计划的评估平台。
(2) 在RISC-V基金会，有超过30个成员拥有安全RISC-V产品，或者在为安全工作组做贡献。
(3) 基金会有两个技术工作组（加密和可信执行环境）正致力于创建RISC-V ISA扩展。
(4) RISC-V基金会设立了安全性常务委员会，负责确认和协调多个方面的安全相关活动，包括将RISC-V作为理想的安全工具进行推广，以及就物联网（IoT）和嵌入式设备的最佳安全实践达成共识。
继MIT的Sanctum之后，第二个基于RISC-V硬件架构的飞地可信计算开放解决方案Keystone Enclave于2018年12月发布了第一个版本，这个版本主要包含用于信任链条原型测试的bootrom，用于测试的busybear-linux，RISCV的GNU工具链，包含Keystone驱动的linux内核，基于riscv-pk实现的运行于机器模式的安全监控器，开发包和特权模式的运行时以及demo，目前Keystone在QEMU，FireSim以及HiFive Unleashed平台上都可以完成基础测试。
2.2.国内研究现状
根据RISC-V具体产品的实现来源，我国的RISC-V参与者也存在开源吸收、国外引进、自主研发等不同形式（表 1）。
.png)
从表1可见，中国大陆地区的满足本土团队与自主研发的只有平头哥半导体和芯来科技：
阿里巴巴旗下的平头哥半导体，以及其处理器团队的前身中天微团队，作为出身于高校的本土化研究团队，具备多年的内核开发经验，其发布的RISC-V处理器玄铁910针对云和边缘服务器，更多的依靠阿里生态推动应用与芯片的联动。
芯来科技的技术演进不同于国外引进或开源吸收模式，其技术团队具备长期的一线巨头企业处理器研发经验，在RISC-V架构产品的打造上从零开始，结构设计和源代码实现完全由本土团队完成，真正的国产自主可控，输出了具有自主知识产权的核心产品。
为了同时满足业界对安全、性能以及可拓展性需求，实现高效、可控、可量产的目标，上海交通大学并行与分布式系统研究所与瓶钵信息科技开源了基于RISC-V架构的全新TEE安全系统“蓬莱”（Penglai-Enclave），蓬莱可以适配搭载在任意RISC-V架构的芯片中（图 4），既可应用于物联网与边缘计算领域，构建从安全启动、安全存储、安全运行等整个系统生命周期保护，保障系统安全。
.png)
2.3.发展预期
未来，RISC-V处理器要完整应用Keystone需要做少量修改实现信任根，另外处理器硬件生产过程中所面临的硬件熵相关的PUF方案以及密钥管理挑战Sanctum将有所考虑，Keystone社区未来会持续改进。
国外Sanctum/Keystone和国内蓬莱作为开放的飞地可信计算方案是很好的开端，中长期可以在一些场景中替代不可审计的Intel SGX，而RISC-V最大的优势在于可审计性，这也是Hardened Linux社区一直都在推动基于coreboot的RISC-V自由固件的原因。
3.结束语
RISC-V架构的安全处理器关键技术主要涉及基于RISC-V架构的全新TEE安全系统，采用新的RISC-V安全指令扩展，以构建从安全环境、安全存储、安全运行等整个系统生命周期保护，保障系统安全。
我国作为全球最大的AIoT市场，将出现海量的差异化应用需求，并且随着市场的迭代加速，对处理器安全解决方案的需求将远远超越对CPU芯片和内核IP的单一需求。RISC-V开放架构和安全自主IP可以让产业界进一步提升相关应用领域的效能，也借此为厂商创造利基与更多商机。
4.参考文献
[1] Ted Speers，“保卫计算机的新黄金时代”，Microcontrollers & Embedded Systems，2020年第6期
[2] RISC-V Foundation Introduction 2019
[3] Penglai-Enclave: Secure and Efficient RISC-V Enclave, crvf2019