华为技术有限公司 黄伯宁 吴建权 卢玉亮 518000
摘要: 根据摩尔定律的发展，半导体工艺演进到7nm等，以处理器（CPU/GPU）为典型的负载芯片Core供电电压将持续降低（0.65V @7nm）且负载电流增大（1kA/GPU）。当芯片的功耗越来越大，动态性能、电源完整性PI、可靠性及节能减排的要求更高，传统IT（Information Technology）与CT（Communication Technology）领域的供电架构无法满足未来需求。本文从负载供电需求反推到AC供电端口，分析了IVR 、 HSDC 48V/1V、中压板内母线、高效变换器的研究与应用，而这些技术的应用也预示着供电架构演进的方向。
关键词：IT（Information Technology）, CT（Communication Technology）,IVR(integrated Voltage Regulator)，HSDC (high step-down converter)
1.传统IT/CT供电架构
传统CT设备通常由机房的通信电源提供-48V（-40~-57V,欧洲标准），CT设备将输入的-48V输送到内部的单板，单板上将-48V转换成单板内部的12V中间电压母线，12V电压再变换成负载芯片所需要的各种电压（如0.65~3.3V）。传统IT设备通常由机房的UPS提供AC供电，IT设备端的AC-DC电源将AC转换成12V电压，并提供给主板，主板将12V转成各芯片负载所需要的电压。IT与CT的供电架构中均包含了12V母线电压，如图1所示。因IT的负载CPU/GPU Core存在瞬态电流几十甚至几百安培的突变（0.5A/ns），如此大电流对于封装PIN脚的通流能力、供电损耗是极大的挑战。特别是IT产品的发展，带宽的爆炸增长，设备容量和带宽AISC和CPU业务处理能力的不断提升，工艺制成进步带来Core电压的降低（0.65V @7nm），如表1所示。本文分析了未来CPU/GPG大电流需求的端到端电源架构演进方向。
.png)
2.未来IT/CT领域的电源架构研究
2.1大电流芯片Core供电
负载供电是由板级将12V转换成各种电压，当前存在几个供电瓶颈：（1）片外Buck电源和电容无法及时响应内部Core高速电流跳变;(2) 低压(如0.65V)大电流(1kA)情况下，供电管脚与走线占用资源过多制约PCB降层降价;(3) 单板与基板存在的PI（power integration）问题已经成为制约SoC性能的关键问题;(4) 随着功耗增加，寄生阻抗造成的效率损失越来越明显。
.png)
图2：负载Core供电架构：（a）传统12V直接转Core电压，（b）大电流供电趋势演进为IVR，即Core与Buck集成为一个die。
图2（a）给出传统12V转负载电压的PCB板级架构，在Core电流突变时（如0.5A/ns），Core电压VI的动态响应受板级线路寄生约束。随着CPU计算能力的提高，Core负载电流的增大导致封装PIN脚难以满足需求，且大电流增加板级线路损耗。IVR天然优势是解决负载大电流时封装PIN的约束，同时IVR的输出节点到Core的输入节点线路短，板级损耗降低。采用IVR技术，片内提几十MHZ DC/DC带宽，高动态电源解决方案，解决电流突变的动态响应问题，同时简化板外供电。IVR使用后，芯片电压种类归一到1种，板级设计大幅简化，电源占板面积减小的同时，整板功耗降低，供电性能大幅提升[1]~[4]。
业界知名的半导体芯片厂家（如apple、三星、高通）都加强了在这个领域的投入，显示了IVR技术在终端芯片领域巨大的价值。在40nm的工艺下[4]，由于磁膜电感Q值很难提高，当前测试效率为（1.8V0.85V,0.5~0.7A负载），损耗来主要自于集成电感（低Q值）以及1.8V的Buck(硬开关)，提高效率将是未来学术界与工业界研究的一个热点。
2.2板级母线12V供电的瓶颈
负载Core供电通常是由PCB板级12V母线提供，当前70~100A的板级电流导致板级温度到120度，已经到达环温峰值。未来CT、IT设备功能、性能以及集成度的不断提高，负载的电流增加，导致单板内12V供电损耗、通流、散热、可靠性等问题日渐突出。表2列出了总线电流与板级功耗的关系，对于12V系统，在有限的PCB板面积之内，50A电流对于单板通流与散热带来较大挑战。当前单柜已达10~20KW，未来3-5年达100KW，业界对于总线电压提出新的考虑，即12V与48V的博弈。
.png)
2.3未来供电架构
在CT设备单板上，存在-48V系统转12V系统的模块（BMP），大电流负载需求下，板级效率很难突破90%。在IT设备单板上，如果同样按照48V系统进入，需要多一级BMP，布局空间和效率损失限制了48V进板的应用，必须有新的架构来解决如上问题。基于前述的CT、IT设备供电面临的挑战和未来电源转换技术的发展，我们预计未来ICT设备供电架构演进方向（如图3）：
（1）48V 进板：采用高效的AC-DC转换[5]，将AC转为48V母线；(2) HSDC：经过高变比转换器将48V转为1.8V；（3）IVR：采用IVR技术解决Core动态响应与通流问题。
采用HSDC技术，48V母线取代12V母线可在相同输出功率的情况下降低电流4倍，有效降低板级热问题。HSDC支持未来板级功能的进一步扩展升级,未来配合IVR，板级效率将达到95%，电压种类减少到2~3种。将48V转变为1.8V，输入/输出约为30倍变比，如何提高效率以及控制方式是未来研究热点。IVR技术依然处于发展期，其磁薄膜电感性能约束效率，当前可量产IVR采用电感与Core合封的方式，效率可到90%。
.png)
3.总结
随着Core工艺节点的演进，未来IT/CT领域的大电流需求对当前电源架构提出巨大挑战。在功率大于20kW情况下，48V系统取代12V可解决系统板级电流增加带来的热问题，IVR介于Core与48V系统之间，将1.8V电压转为Core电压，解决动态响应通流问题。当前IVR技术被集成磁薄膜电感限制，其效率约为83%（1.8V转0.85V,0.5~0.7A负载），采用分离电感与Core die合封的方案下效率>90%。HSDC技术作为未来高比电压转换，48V转1.8V时约为26倍，其控制方法与功率拓扑将作为研究重点。
4.参考
[1]Burton E, Schrom G, Paillet F, et al. FIVR—Fully integrated voltage regulators on 4th generation Intel? Core? SoCs[C]//Applied Power Electronics Conference and Exposition (APEC), 2014 Twenty-Ninth Annual IEEE. IEEE, 2014: 432-439.
[2] J. T. Dibene, et al., "A 400 Amp fully integrated silicon voltage regulator with in-die magnetically coupled embedded inductors," in Advanced Power Electronics Conference, Palm Springs, CA, 2010.
[3]Auth C, Allen C, Blattner A, et al. A 22nm high performance and low-power CMOS technology featuring fully-depleted tri-gate transistors, self-aligned contacts and high density MIM capacitors[C]//VLSI Technology (VLSIT), 2012 Symposium on. IEEE, 2012: 131-132.
[4] P. Zou, Q. Xie, W. Song, Q. Jiang, Y. Lu and B. Huang, "Powering 5G Era Computing Platforms – the Road toward Integrated Power Delivery,"?2019 31st International Symposium on Power Semiconductor Devices and ICs (ISPSD), 2019, pp. 1-6, doi: 10.1109/ISPSD.2019.8757569.
[5] Boning Huang?,?Xiangmin Ma,Torrico, Grover,?Yongtao Liang, “High Efficiency Telecom Rectifier Designed for Wireless Communication Networks,” Telecommunications Energy Conference (INTELEC), 2011 IEEE 33rd International;